# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-203388

(43)Date of publication of application: 19.07.2002

(51)Int.CI.

G11C 11/15 G11C 11/14 H01L 27/105 H01L 43/08

(21)Application number: 2001-331484

(71)Applicant: INFINEON TECHNOLOGIES AG

(22)Date of filing:

29.10.2001

(72)Inventor: FREITAG MARTIN

LAMMERS STEFAN GOGL DIETMAR ROEHR THOMAS

(30)Priority

Priority number: 2000 10053965


Priority date : 31.10.2000

Priority country : DE

# (54) METHOD FOR OBSTRUCTING UNDESIRABLE PROGRAMMING IN MRAM DEVICE (57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for obstructing undesirable programming in a MRAM device so that disablement of programming owing to scattered magnetic field of a memory cell being adjacent to a selection memory cell can be surely and simply obstructed.

SOLUTION: A current IBL2 flowing in a bit line BL2 generates a scattered magnetic field in a MTJ memory cell I3 in an intersection part of a bit line BL3 and a word line WL1. Then an adequate compensation current IBL3 is made to flow in the bit line BL3 to suppress influence of this scattered magnetic field, scattered magnetic field in the MTJ memory cell I3 can be canceled by compensation magnetic field generated by this compensation current IBL3.



## **LEGAL STATUS**

[Date of request for examination]

29.10.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

Searching PAJ Page 2 of 2

[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-203388 (P2002-203388A)

(43)公開日 平成14年7月19日(2002.7.19)


(51) Int.Cl.7	識別記号	FΙ	テーマコート*(参考)
G11C 11/15		G11C 11/15	5 F O 8 3
11/14		11/14	E
H01L 27/105		H01L 43/08	Z
43/08		27/10	447
		審査請求 有	請求項の数6 OL (全 9 頁)
(21)出願番号	特願2001-331484(P2001-331484)	(71)出顧人 501209070 インフィネオン テクノロジーズ アクチ	
(22)出顧日	平成13年10月29日(2001.10.29)		'ゼルシャフト  連邦共和国 81669 ミュンヘン
(31)優先権主張番号	10053965. 3	ザンクト マルティン シュトラーセ 53	
(32)優先日	平成12年10月31日(2000.10.31)	(72)発明者 マルティン, フライターク	
(33)優先權主張国	ドイツ(DE)	ドイツ	連邦共和国 81543 ミュンヘン
		ウンテ	レ ヴァイデンシュトラーセ 19
	·	(74)代理人 100080	0034
		弁理士	: 原 謙三 (外3名)

# (54) 【発明の名称】 MRAM装置における、望ましくないプログラミングを阻止する方法

# (57)【要約】

【課題】 散乱磁場による、選択メモリセルに隣接しているメモリセルのプログラミング不能を、確実に且つ簡単に阻止できるような、MRAM装置における望ましくないプログラミングを阻止する方法を提供する。

【解決手段】 ビット線BL2を流れる電流IBL2 は、ビット線BL3とワード線WL1との交差部にあるMT Jメモリセルl3 に散乱磁場を発生させる。そこで、本発明では、この散乱磁場の影響を抑制するため、ビット線BL3に適当な補償電流IBL3 を流し、この補償電流IBL3 により発生する補償磁場によって、MTJメモリセルl3 における散乱磁場を打ち消すようになっている。



最終頁に続く

#### 【特許請求の範囲】

【請求項1】メモリセルフィールド内のメモリセル  $(1;1_1,1_2....)$  がワード線 (WL) また はプログラミング線 (PRL) とビット線 (BL) との 間の少なくとも1つの面内にあるMR AM装置における、望ましくないプログラミングを阻止する方法であって、

選択対象のメモリセル( $1_2$ )に属するワード線(WL1)とビット線(BL2)とにプログラミング電流( $I_{WL}$ ,  $I_{BL2}$ )を送り、プログラミング電流( $I_{WL}$ ,  $I_{BL2}$ )が、選択対象のメモリセル( $1_2$ )に隣接している少なくとも1つのメモリセル( $1_3$ ,  $1_5$ )にも、そこで散乱磁場として作用する磁場を発生させるようにした前記方法において、

ワード線あるいはプログラミング線(PRL)、または ビット線(BL3, BL5)、または前記隣接している 少なくとも1つのメモリセル(l3, l5)の別個の線 (SL)に、散乱磁場に反作用する補償磁場を提供する 補償電流を流すことを特徴とする方法。

【請求項2】補償電流を、選択対象のビット線(BL 2)の次の次のビット線(BL4)に印加することを特 徴とする、請求項1に記載の方法。

【請求項3】補償電流をプログラミング電流よりも弱く 設定することを特徴とする、請求項2に記載の方法。

【請求項4】補償電流を、多層系においてワード線また はビット線に複数の面内で印加することを特徴とする、 請求項1から3までのいずれか1つに記載の方法。

【請求項5】補償電流の強さを自動調整回路により制御 することを特徴とする、請求項1から4までのいずれか 1つに記載の方法。

【請求項6】複数のメモリセルを有するMRAM装置に対するプログラミング方法であって、選択メモリセルに関わるプログラム配線に電流を流して磁場を発生させることで、その選択メモリセルのメモリ内容を書き換えるプログラミング方法において、

選択メモリセルの近傍に位置するメモリセルに関わるメ モリ線に補償電流を流す工程を含み、

この補償電流によって、選択メモリセルのメモリ線から 発生する磁場を、選択メモリセル以外のメモリセルの位 置において小さくするような補償磁場を発生させること を特徴とするプログラミング方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、メモリセルフィールド内のメモリセルがワード線またはプログラミング線とビット線との間の少なくとも1つの面内にあるMRAM装置(MRAM構造;MRAM=magnetoresistiverSpeicher磁気抵抗メモリ)における、望ましくないプログラミングを阻止する方法であって、選択対象のメモリセルに属するワード線とビット線にプログラミング電流

を送り、プログラミング電流が、選択対象のメモリセル に隣接している少なくとも1つのメモリセルにも、そこ で散乱磁場として作用する磁場を発生させるようにした 前記方法に関するものである。

#### [0002]

【従来の技術】図5は、ワード線WLと、これに対して 垂直に延びているビット線BLとの間にあって、その交 差部に配置されるいわゆるMTJメモリセル(MTJ= Magnetic Tunnel Junctionまたはmagnetischer Tunnelu 10 ebergang)1を示す斜視図である。

【0003】MTJメモリセルは、軟磁性層(自由な方向に磁化される磁性層)WMLと、トンネルバリアー層 TLと、硬磁性層(磁化方向の固定された磁性層)HM Lとから成る多層系から構成されている。そして、硬磁性層HML内での磁化方向に対し、軟磁性層WMLの磁化方向を変化(または回転)させることにより、情報の蓄積を行うものである。

【0004】また、軟磁性層WML内の磁化方向の変化に必要な磁場は、ワード線WL内の電流 IwLとビット線 BL内の電流 IbLとによって発生させる。これらの磁場は、ワード線WLとビット線BLとの交差部において重量する。すなわち、両磁性層WML・HML内での磁化方向が等しいか、互いに平行であると、MTJメモリセル1は、低抵抗Rcを有する。これに対し、両磁性層WML・HML内での磁化方向が等しくないか、互いに反平行(非平行)であると、MTJメモリセル1は高抵抗Rcとなる(図6の等価回路を参照)。

【0005】なお、図5において、符号「Rc」の後ろに示した矢印↑または↓は、この抵抗変化を表している。また、この抵抗変化は、情報の蓄積に利用される。また、この構成では、電流 I wL・ I BLの少なくとも一方の方向を切換えることができれば、軟磁性層WM L内の磁化方向を回転または変化させることが十分に可能であ

【0006】図6は、ビット線BLと、これに対して垂直に延びているワード線WLとの間にある、抵抗RcとしてのMTJメモリセル1を、概略的に示す説明図であり、図5に示したMTJメモリセルの等価回路図である。

40 【0007】図5・図6からすぐに見て取れるように、MRAM装置(MRAM構造)では、それぞれ中間にMTJメモリセルを備えた複数の金属化系(Metallisierungssysteme)を積層させれば、かなり高い記憶密度を得ることができる。

【0008】このような積層に対しては、3つの異なるアレイバリエーションが可能である。これを図7ないし図9に概略的に示した。図7に示したバリエーションでは、個々のMTJメモリセル(抵抗によって示している)は、マトリックス(マトリックス構造)において、

50 ワード線WLとビット線BLとの間に、直接に位置して

いる。このようなMRAM装置では、かなり寄生的な効果が生じる。これは、選択されたメモリセルでは(黒塗りした抵抗を参照)、選択されたワード線または選択されたビット線と接続されているメモリセルによる散乱電流の発生を回避できないからである。

【0009】図8・図9のアレイバリエーションの場合は、それぞれダイオード(図8)またはトランジスタ(図9)が、個々のMT Jメモリセルに対して直列に配置されている。このアレイバリエーションは、かなりコスト高であり、特に図9のバリエーションにおいて顕著である。これは、ビット線BLに加えて、プログラミング線PRL、ゲート線GL、ソース線SLを設ける必要があるからである。

## [0010]

【発明が解決しようとする課題】ところで、MRAM装置におけるメモリセルフィールドを、図7ないし図9に示したアレイバリエーションのいずれを用いて構築するにしても、対応するビット線BLとワード線WL(図9のアレイバリエーションではプログラミング線PRL)とによってメモリセルをプログラミングする場合、選択メモリセルのそれぞれに、電流 I BLまたは(ワード線内の) I WLを印加せねばならない。そして、その結果、これらの電流から生じる磁場によって、両線の交差個所において、選択MT Jメモリセルをプログラミングすることができる。

【0011】図10は、この過程を概略的に示すものであり、ワード線WL1とビット線BL1、BL2、BL3との交差個所を示す説明図である。ここで、電流 IwLがワード線WL1を流れ、電流 IBL2 がビット線BL2を流れるとすると、たとえば電流 IBL2 によって発生した磁場HBL2 の影響は、ビット線BL2とワード線WL1との交差個所にあるMTJメモリセル12 だけに及ぶのではない。すなわち、この磁場HBL2 は、図10に概略的に示したように、ビット線BL1・BL3とワード線WL1との間にある、MTJメモリセル11・13にも作用する。

【0012】従って、MRAM装置においては、本来の選択MTJメモリセルの横にある(近接する)MTJメモリセルが、選択されたワード線またはビット線内の電流による散乱磁場により、適切にプログラミングされないことが十分に起こりうる。これは、プログラミング障害またはプログラム撹乱と呼ばれる。

【0013】これは特に、冒頭で述べた、多層系(多層系のメモリセル)を形成しているMRAM装置に言えることである。すなわち、複数レベルの導体軌道と、その間にあるMTJメモリセルとを備えた、一般的に望ましい、目標とする高密度メモリアレイに対して特に言えることである。このようなメモリセルアレイでは、この種のプログラミング障害またはプログラム撹乱は極めて望ましくないものである。

【0014】本発明は、上記のような従来の問題点を解決するために成されたものである。そして、その課題(目的)は、MRAM装置における、望ましくないプログラミングを阻止する方法において、散乱磁場による、選択メモリセルに隣接しているメモリセルのプログラミング不能を、確実に且つ簡単に阻止できる前記方法を提供することである。

#### [0015]

【課題を解決するための手段】上記の目的を達成するたりに、本発明の方法は、メモリセルフィールド内のメモリセルがワード線またはプログラミング線とビット線との間の少なくとも1つの面内にあるMRAM装置における、望ましくないプログラミングを阻止する方法であって、選択対象のメモリセルに属するワード線とビット線とにプログラミング電流を送り、プログラミング電流が、選択対象のメモリセルに隣接している少なくとも1つのメモリセルにも、そこで散乱磁場として作用する磁場を発生させるようにした前記方法において、ワード線あるいはプログラミング線、またはビット線、または前記接している少なくとも1つのメモリセルの別個の線に、散乱磁場に反作用する補償磁場を提供する補償電流を流す方法である。

【0016】また、この方法では、補償電流を、選択対象のビット線の次の次のビット線に印加するようにしてもよい。なお、この場合には、補償電流をプログラミング電流よりも弱く設定することが好ましい。

【0017】また、上記の補償電流を、多層系において ワード線またはビット線に複数の面内で印加するように してもよい。さらに、補償電流の強さを、自動調整回路 30 により制御するようにしてもよい。

【0018】すなわち、上記の課題は、本発明によれば、冒頭で述べた種類の方法において、ワード線,プログラミング線またはビット線、または隣接している少なくとも1つのメモリセルの別個の線に、散乱磁場に反作用する(散乱磁場を打ち消す)ような補償磁場を発生させる(提供する)補償電流を流すことによって解決される。

【0019】つまり、本発明では、MRAM装置内においてプログラミング対象であるメモリセルに隣接しているメモリセルに対する散乱磁場の影響を、補償磁場を用いて回避するようになっている。

【0020】そして、本発明では、この補償磁場を、ビット線またはワード線、あるいは隣接しているメモリセルのプログラミング線、または危険性のあるメモリセルの横に延びている別個の線(ソース線等)に、補償電流を直接的に流すことにより発生させる。従って、本発明の方法によれば、危険性のあるメモリセルでのプログラミング障害またはプログラム撹乱を確実に防止できる。

【0021】また、本発明の方法は、多層系(多層系の 50 メモリセル)に適用すると特に有利である。というの は、多層系のメモリセルでは、個々の層が互いに近接しているために、散乱磁場の発生が特に問題となるからである。

【0022】また、本発明のプログラミング方法は、複数のメモリセルを有するMRAM装置に対するプログラミング方法であって、選択メモリセルに関わるプログラム配線に電流を流して磁場を発生させることで、その選択メモリセルのメモリ内容を書き換えるプログラミング方法において、選択メモリセルの近傍に位置するメモリセルに関わるメモリ線に補償電流を流す工程を含み、この補償電流によって、選択メモリセルのメモリ線から発生する磁場を、選択メモリセル以外のメモリセルの位置において小さくするような補償磁場を発生させる方法である。

【0023】この方法は、MRAM装置の選択メモリセルに関わるプログラム配線に適切な電流(プログラミング電流)を流して磁場を発生させ、この磁場によって、選択メモリセル(プログラミングの対象となるメモリセル)のメモリ内容(抵抗値)を更新する方法である。

【0024】ここで、プログラム配線とは、メモリセルに書き込みを行うための配線(ビット線やワード線、プログラミング線等)のことである。また、メモリセルに関わるプログラム配線とは、そのメモリセルのために配置されているプログラム配線のことである。

【0025】また、特に、この方法では、選択メモリセルの近傍に位置する非選択のメモリセルに関わるメモリ線に、補償電流を流すようになっている。そして、この補償電流によって、散乱磁場を、選択メモリセル以外のメモリセルの位置において小さくするような、補償磁場を発生するようになっている。ここで、散乱磁場とは、選択メモリセルのプログラム配線から発生し、他のメモリセルに漏れる磁場のことである。

【0026】また、メモリ線とは、メモリセルに関わる配線のことであり、上記のプログラム配線や、メモリ内容の読み取るための配線、調整等を行うための配線を含むものである。メモリ線としては、例えば、上記したビット線やワード線、プログラミング線、メモリセルにおけるトランジスタのゲート線やソース線等を挙げられる

【0027】これにより、この方法では、散乱磁場の影響を補償磁場によって低減できるため、非選択メモリセルのメモリ内容を書き換えてしまうことを回避できる。このため、プログラミングエラー(正しくない(不本意な)プログラミング)を低減させることが可能となる。

【0028】また、この方法では、選択メモリセルに隣接するメモリセル(隣接メモリセル)に対する散乱磁場の影響を回避するために、この隣接メモリセルにさらに隣接するメモリセル(対向メモリセル)に関わるメモリ線に、補償電流を流すようにしてもよい。この方法では、隣接メモリセルを挟んで散乱磁場の発生源(プログ

ラム配線)とほぼ等距離にある対向メモリセルのメモリ 線によって補償磁場を発生させられるため、散乱磁場の 影響を抑制することが容易となる。

【0029】なお、この場合、補償電流を、プログラミングのための電流よりも弱く設定することが好ましい。これにより、補償磁場を小さくできるので、補償磁場によって対向メモリセル(およびその周囲のメモリセル)を不本意にプログラミングしてしまうことを回避できる。

10 【0030】また、この方法では、散乱磁場の影響を回避するために、複数の非選択メモリセルに関わる複数のメモリ線に、補償電流を流すようにしてもよい。このような方法は、MRAM装置が多層構造(メモリセルを積層させている構造)にある場合に、特に有効である。

【0031】また、この方法において、MRAM装置における各部位に対する散乱磁場をセンサーで測定し、測定値に基づいて、補償電流を流すメモリ線、および、補償電流の値(強さ・方向)を、自動調整回路によって決定(制御)するようにしてもよい。

【0032】また、この方法によってプログラミングするMRAM装置は、プログラム配線であるワード線とビット線との交点にメモリセルを有し、ワード線とビット線とでメモリセルを挟む構造であってもよい。また、ワード線とビット線とが、格子状に配置されているものでもよい。また、上記のプログラミング方法は、メモリセルとしてMTJメモリセルを有するMRAM装置に対し、好適に使用することが可能である。

#### [0033]

【発明の実施の形態】次に、本発明の実施形態を、図面 8 を用いて詳細に説明する。図1は、MT J メモリセルの プログラミング障害が本発明の第1 実施形態に従ってい かに低減されるかを説明する概略図である。図2は、M T J メモリセルのプログラミング障害が本発明の第2 実 施形態に従っていかに低減されるかを説明する概略図である。図3は、多層系の斜視図である。図4は、多層系のプログラミング障害が本発明の第3 実施形態に従って いかに低減されるかを説明する概略図である。なお、図 1 ~ 4 および既に説明した図5~9においては、互いに 対応している部品には同じ符号を使用する。

60 【0034】図1,図2および図4においては、図10と同様に、図面を簡潔にするため、磁場を円形に示している。なお、通常、ビット線およびワード線用のケーブルの横断面は長方形であり、しかも、ビット線およびワード線を流れる電流によって、種々の磁場が重畳した状態となる。このため、実際のMRAM装置においては、複雑な磁場分布が発生する。しかしながら、このような複雑な磁場分布においても、基本的には、磁場分布を円形とした場合と同様の条件が存在することとなる。

【0035】図1の実施形態では、図10の装置の場合と同様に、MTJメモリセル12が、ビット線BL2と

ワード線WL1との交差部においてプログラミングされるべきものとする。このプログラミングは、ワード線WL1のプログラミング電流 I wl とビット線 BL2のプログラミング電流 I BL2 とによって発生する磁場を重畳させることにより成される。

【0036】図1では、図10の場合と同様に、ビット線BL2内を図面の面内へ向けて流れるプログラミング電流 I BL2 によって発生する、磁場HBL2 だけを図示した。この電流 I BL2 は、ビット線BL2とワード線WL1との交差部において、MTJメモリセル12の層系内に、強い平行磁場成分を発生させる。これにより、ワード線電流 I WLにより提供される磁場とともに、いわゆるMTJメモリセル12がプログラミングされる。

【0037】他方、ビット線BL2を流れる電流 IBL2 は、ビット線BL1およびビット線BL3とワード線WL1との交差部の領域にも散乱磁場を発生させる。この散乱磁場により、前記交差部にあるMTJメモリセルl1・l3 は、望ましくない影響を受け、その結果、プログラミング障害または「プログラム撹乱 (Program Disturbs)」が発生する。

【0038】なお、このような障害は、MT」メモリセル12 に隣接しているMT」メモリセル11・13 の領域での平行磁場成分が、プログラミング対象であるMT」メモリセル12 の領域での平行磁場成分よりもかなり小さいにもかかわらず、発生する。

【0039】そして、図1の実施形態では、隣接しているMT Jメモリセルl1・l3の領域でのプログラミング障害を防止するため、補償磁場を使用することができる。このため、図1に概略的に図示したように、たとえばビット線BL3により、適当な補償電流 I BL3を送る。そして、この補償電流 I BL3により発生する補償磁場によって、MT Jメモリセルl3における平行磁場成分はほぼ解消される。同じことがMT Jメモリセルl1に対しても言える。

【0040】なお、場合によっては、電流磁場で付勢されるビット線BLの横に延びている別個の線SL(図9に示されているソース線SL)によって、補償磁場を発生させてもよい。

【0041】本発明による方法の他の実施形態を図2に示す。この実施形態では、図1の実施形態の場合と同様に、ビット線BL2を流れるプログラミング電流

IBL2、がMT Jメモリセル 11・13の領域に散乱磁場を発生させる。そして、この実施形態では、ビット線BL4とこれに隣接するビット線(図示せず)とに電流を印加し、この電流により、電流 IBL2によるビット線BL3内の散乱磁場を減少させる。これにより、ビット線BL2内のプログラミング電流 IBL2により、ビット線BL3とワード線WL1との間にあるMT Jメモリセル 13に対する、プログラミング障害の発生を防止するようになって

いる。

【0042】なお、補償磁場を発生させる(提供する) ビット線BL4内の電流 I BL4 は、MT Jメモリセル l 3 内の平行散乱磁場成分が完全に消失するほどの大きさ ではないことが好ましい。これは、補償磁場を発生させ るための電流 I BL4 によって、ビット線BL4とワード 線WL1との間にあるMTJメモリセルl4 をプログラ ミングしてしまうことを回避するためである。すなわ ち、この電流 I BL4 は、プログラミング電流 I BL2 によ 10 って生じるMTJメモリセル 13 内の散乱磁場を弱化さ せられるような大きさであることが好ましい。弱化させ るだけでも、実際の使用に対しては十分に効果がある。 【0043】図3は、多層系において、ビット線BL 1, BL2, BL3が、ワード線WL1&2およびワー ド線WL3&4といかに協働するのか、を示す説明図で ある。すなわち、MTJメモリセルli, l2, l3, 14 は、それぞれ、ビット線BL1とワード線WL1& 2との間、ワード線WL1&2とビット線BL2との 間、ビット線BL2とワード線WL3&4との間、およ 20 び、ワード線WL3&4とビット線BL3との間にあ

【0044】図4は、このような多層系の構成を示す説明図である。図4に示した実施形態(多層系メモリセルに関する実施形態)においても、ワード線WL1とビット線BL2との間にあるMTJメモリセル12が、ワード線WL1およびビット線BL2内のプログラミング電流によりプログラミングされるとする。

【0045】この構成では、MTJメモリセル13におけるプログラミング障害は、図1の実施形態の場合と同30様に、ビット線BL3内の適当な補償電流 I BL3によって阻止される。すなわち、この補償電流 I BL3によって発生する補償磁場により、MTJメモリセル13の領域での平行散乱磁場成分(電流 I BL2による磁場成分)を補償するようになっている。

【0046】ここで問題なのは、他の面内にある、ワー ド線WL1とビット線BL5との間に位置するMTJメ モリセル15 の状況である。MT Jメモリセル15 は、 ビット線BL2に対し、なるほどMT Jメモリセル 13 と同じ間隔を持っている。しかし、MTJメモリセル1 40 5 には、ビット線BL2に流れるプログラミング電流 I BL2 のために、MTJメモリセル13 の場合よりもかな り強い平行磁場成分が作用する。そして、その結果、M TJメモリセル15 におけるプログラミング障害の危険 は、MT Jメモリセル13 の場合よりもかなり大きい。 【0047】しかし、このプログラミング障害は、本発 明によれば簡単に阻止できる。 すなわち図4に示したよ うに、適当な補償電流 I BL5 をビット線 B L 5 を通じて 送ることで、電流 I BL2 に基づくMT Jメモリセル 15 内の散乱磁場を解消させるような補償磁場を発生させる 50 ことが可能である。

【0048】図4に示した実施形態から、本発明による 方法に従って、多層系内で電流補償を行うことがどのよ うな意味を持っているかが明瞭に見て取れる。もちろ ん、補償目的のために、他の線によって補償電流を送っ てもよい。

【0049】なお、本発明によれば、たとえば選択性の点で改善がみられるならば、選択線に隣接している線を通じて、選択メモリセル内でのプログラミング過程をも支援する電流を送るようにしてもよい。さらに、個々の補償電流を自動調整回路により整合させて、たとえばMRAM装置の製造の際のプロセス変動の影響をなくす(あるいは減少させる)ようにしてもよい。

【0050】また、図1の実施形態において、補償磁場を、図9に示したソース線SLやプログラミング線PRLに補償電流を流すことによって、補償磁場を発生させるようにしてもよい。また、ビット線,ソース線,プログラミング線以外の他の線を用いて補償磁場を発生させるようにしてもよい。また、図1等に示したビット線BL2の発生する平行磁場成分は、メモリセル12の層に平行な成分であってもよい。

【0051】また、本発明を、複数のメモリセルを有するMRAM装置に対するプログラミング方法であって、選択メモリセルに関わるプログラム配線に電流を流して磁場を発生させることで、その選択メモリセルのメモリ内容を書き換えるプログラミング方法において、選択メモリセルの近傍に位置するメモリセルに関わるメモリ線に補償電流を流す工程を含み、この補償電流によって、選択メモリセルのメモリ線から発生する磁場を、選択メモリセル以外のメモリセルの位置において小さくするような補償磁場を発生させるプログラミング方法である、ということもできる。

【0052】また、MRAM装置のプログラミングに関し、以下のように表現することもできる。すなわち、メモリセルを、選択メモリセルの適当なビット線BLとワード線WL(あるいは図9のアレイバリエーションではプログラミング線PRL)によってプログラミングする場合、図7ないし図9のアレイバリエーションのうちどのバリエーションをMRAM装置のメモリセルフィールドの構築のために使用するかに関係なく、それぞれ電流IBLまたはIwLを(ワード線に)印加させねばならず、その結果これらの電流から生じる磁場が両線の交差個所において選択MTJメモリセルをプログラミングさせられる。また、図10は、この過程を概略的に示すものであり、ワード線WL1とビット線BL1、BL2、BL3との交差個所を示している。

【0053】また、本発明における補償磁場を、ビット 線またはワード線あるいは隣接しているメモリセルのプログラミング線または危険性のあるメモリセルの横に延びている別個の線にじかに流れている補償電流により発生させるように設定してもよい。

【0054】また、MRAM装置には、実際には複雑な 磁場分布が発生するが、この複雑な磁場分布において は、円形の磁場に関し説明する場合と基本的には同様の 条件が存在していることに変わりはない また、図1の実施形態に関し、以下のように表現するこ ともできる。すなわち、この実施形態では、図10の装 置の場合と同様に、MTJメモリセル12 がビット線B L2とワード線WL1との交差部においてプログラミン グされるが、これは、ワード線WL1のプログラミング 10 電流 I wl.とビット線 B L 2 のプログラミング電流 I BL2 とによって発生する磁場が重畳することにより生じる。 また、ビット線BL2を流れる電流 IBL2 は、ビット線 BL1・BL3とワード線WL1との交差部の領域に散 乱磁場を発生させ、MT Jメモリセルl1・l3 のプロ グラミング障害を発生させるが、この障害は、この隣接 しあうMT Jメモリセルlı・l3 の領域での平行磁場 成分がプログラミング対象であるMT Jメモリセル 12

の領域での平行磁場成分よりもかなり小さいにもかかわ

らず、発生する。

20 【0055】また、図2に示した実施形態に関し、以下 のように表現することもできる。すなわち、この実施形 態では、図1の実施形態の場合と同様に、ビット線BL 2を流れるプログラミング電流 I BL2 がMT I メモリセ ルl1・l3 の領域に散乱磁場を発生させ、ビット線B L4と場合によってはさらに隣接するビット線とに電流 が印加され、この電流は、ビット線BL3内の電流Ⅰ BL2 による散乱磁場を減少させて、ビット線BL2内の プログラミング電流 I BL2 により、ビット線BL3とワ ード線WL1との間にあるMT Jメモリセル13 にプロ 30 グラミング障害が発生しないようにする。また、図2の 実施形態では、補償磁場を提供するビット線BL4内の 電流 I BL4 は、MT Jメモリセル 13 内の平行散乱磁場 成分が完全に消失するほどの大きさではないことが好ま しいが、これは、ビット線BL4とワード線WL1との 間にあるMT Jメモリセル 14 もプログラミングされる からである。また、この形態では、電流 I BL4 によっ て、プログラミング電流 I BL2によって生じるMT J メ モリセル13内の散乱磁場を弱化させる「にすぎな い」。弱化させても実際の使用に対しては十分である。 【0056】また、本発明の要約を、MRAM装置にお

40 【0056】また、本発明の要約を、MRAM装置における、望ましくないプログラミングを阻止する方法であって、補償電流により、散乱磁場に反作用する補償磁場を提供するようにした、MRAM装置における、望ましくないプログラミングを阻止する方法である、と表現することもできる。

【0057】また、図9に示した構成では、ビット線と深い関連性のある(例えば、ビット線の近くに配置され、ビット線と1対1対応しているような)ソース線(制御線)SLが、ビット線と平行に配設されている。

50 このような別個の線SLを、補償電流を流すために使用

することも可能である。

#### [0058]

【発明の効果】以上のように、本発明の方法は、メモリセルフィールド内のメモリセルがワード線またはプログラミング線とビット線との間の少なくとも1つの面内にあるMRAM装置における、望ましくないプログラミングを阻止する方法であって、選択対象のメモリセルに属するワード線とビット線とにプログラミング電流を送り、プログラミング電流が、選択対象のメモリセルに隣接している少なくとも1つのメモリセルにも、そこで散乱磁場として作用する磁場を発生させるようにした前記方法において、ワード線あるいはプログラミング線、またはビット線、または前記隣接している少なくとも1つのメモリセルの別個の線に、散乱磁場に反作用する補償磁場を提供する補償電流を流す方法である。

【0059】また、この方法では、補償電流を、選択対象のビット線の次の次のビット線に印加するようにしてもよい。なお、この場合には、補償電流をプログラミング電流よりも弱く設定することが好ましい。

【0060】また、上記の補償電流を、多層系において ワード線またはビット線に複数の面内で印加するように してもよい。さらに、補償電流の強さを、自動調整回路 により制御するようにしてもよい。

【0061】本発明では、MRAM装置内においてプログラミング対象であるメモリセルに隣接しているメモリセルに対する散乱磁場の影響を、補償磁場を用いて回避するようになっている。

【0062】そして、本発明では、この補償磁場を、ビット線またはワード線、あるいは隣接しているメモリセルのプログラミング線、または危険性のあるメモリセルの横に延びている別個の線に、補償電流を直接的に流すことにより発生させる。従って、本発明の方法によれば、危険性のあるメモリセルでのプログラミング障害またはプログラム撹乱を確実に防止できる。

【0063】また、本発明の方法は、多層系(多層系のメモリセル)に適用すると特に有利である。というのは、多層系のメモリセルでは、個々の層が互いに近接しているために、散乱磁場の発生が特に問題となるからである。

【0064】また、本発明のプログラミング方法は、複数のメモリセルを有するMRAM装置に対するプログラミング方法であって、選択メモリセルに関わるプログラム配線に電流を流して磁場を発生させることで、その選択メモリセルのメモリ内容を書き換えるプログラミング方法において、選択メモリセルの近傍に位置するメモリセルに関わるメモリ線に補償電流を流す工程を含み、この補償電流によって、選択メモリセルのメモリ線から発生する磁場を、選択メモリセル以外のメモリセルの位置において小さくするような補償磁場を発生させる方法である。

【0065】この方法では、選択メモリセルの近傍に位置する非選択のメモリセルに関わるメモリ線に、補償電流を流すようになっている。そして、この補償電流によって、散乱磁場を、選択メモリセル以外のメモリセルの位置において小さくするような、補償磁場を発生するようになっている。

【0066】これにより、この方法では、散乱磁場の影

響を補償磁場によって低減できるため、非選択メモリセルのメモリ内容を書き換えてしまうことを回避できる。
10 このため、プログラミングエラー(正しくない(不本意な)プログラミング)を低減させることが可能となる。
【0067】また、この方法では、選択メモリセルに隣接するメモリセル(隣接メモリセル)に対する散乱磁場の影響を回避するために、この隣接メモリセルにさらに隣接するメモリセル(対向メモリセル)に関わるメモリ線に、補償電流を流すようにしてもよい。この方法では、隣接メモリセルを挟んで散乱磁場の発生源(プログラム配線)とほぼ等距離にある対向メモリセルのメモリ線によって補償磁場を発生させられるため、散乱磁場の20影響を抑制することが容易となる。

【0068】なお、この場合、補償電流を、プログラミングのための電流よりも弱く設定することが好ましい。これにより、補償磁場を小さくできるので、補償磁場によって対向メモリセル(およびその周囲のメモリセル)を不本意にプログラミングしてしまうことを回避できる。

【0069】また、この方法では、散乱磁場の影響を回避するために、複数の非選択メモリセルに関わる複数のメモリ線に、補償電流を流すようにしてもよい。このような方法は、MRAM装置が多層構造(メモリセルを積層させている構造)にある場合に、特に有効である。

【0070】また、この方法において、MRAM装置における各部位に対する散乱磁場をセンサーで測定し、測定値に基づいて、補償電流を流すメモリ線、および、補償電流の値(強さ・方向)を、自動調整回路によって決定(制御)するようにしてもよい。

【0071】また、この方法によってプログラミングするMRAM装置は、プログラム配線であるワード線とビット線との交点にメモリセルを有し、ワード線とビット 線とでメモリセルを挟む構造であってもよい。また、ワード線とビット線とが、格子状に配置されているものでもよい。

## 【図面の簡単な説明】

【図1】MT Jメモリセルのプログラミング障害が本発明の第1実施形態に従っていかに低減されるかを説明するための説明図である。

【図2】MTJメモリセルのプログラミング障害が本発明の第2実施形態に従っていかに低減されるかを説明するための説明図である。

50 【図3】多層系のメモリセルを示す斜視図である。

【図4】多層系のメモリセルにおけるプログラミング障 害が、本発明の第3実施形態に従っていかに低減される かを説明する概略図である。

【図5】ビット線とワード線の間にある通常のMTJメモリセルの斜視図である。

【図6】図5に示したMTJメモリセルの等価回路図である。

【図7】MRAM装置用のアレイバリエーションを示す 図である。

【図8】MRAM装置用の他のアレイバリエーションを示す図である。

【図9】MRAM装置用のさらに他のアレイバリエーションを示す図である。

【図10】MRAM装置における、ワード線とビット線との交差個所を示す説明図である。

【符号の説明】

l; l1, l2, l3 MT Jメモリセル BL; BL1, BL2, BL3 ビット線 WL; WL1, WL2 ワード線 Rc MT Jメモリセルの抵 抗

 I BL1 , I BL2
 ビット線電流

 I WL
 ワード線電流

 HBL2
 プログラミング磁場

 L
 別個の線

 10
 Hκ
 補償磁場


 WM L
 軟磁性層


 HML
 硬磁性層


TL トンネルバリアー層


GL ゲート線


PRL プログラミング線











【図10】

# フロントページの続き

(72)発明者 シュテファン, ラマーズ アメリカ合衆国 ニューヨーク州 12533 ワッピンガースト フォールズ シャー ウッド フォレスト 7エフ

- (72)発明者 ディートマー,ゴーグル
  アメリカ合衆国 ニューヨーク州 12524
  フィッシュキル グリーンヒル ドライ
  ブ 4 アパートメント 16ディー
- 20 (72)発明者 トーマス, ロエール ドイツ連邦共和国 85609 アシュハイム ガウシュリンク 8 Fターム(参考) 5F083 FZ10